PATENT ABSTRACTS OF JAPAN

(11)Publication number:

57-105070

(43)Date of publication of application: 30.06.1982

(51)Int.CI.

G06F 15/16 G06F 9/30

(21)Application number: 55-182252

(71)Applicant: FUJITSU LTD

(22)Date of filing:

23.12.1980

(72)Inventor: SATO KIYOSUMI

MIZUSHIMA YOSHIHIRO


UCHIDA KEIICHIRO

(54) CONTROL SYSTEM OF REGISTER INTERFERENCE

(57)Abstract:

PURPOSE: To perform the interlock control, by giving a flag in case the writing of a register is carried out to an instruction exclusive for a slave processor and accordingly deciding whether a general—purpose register is used or not.

CONSTITUTION: The instruction given from a main processor 1 is decoded and executed by a slave processor 2, and the result of the decoding and execution is stored in a main storage device 3, the own arithmetic register, a general—purpose register 4 in the processor 1, etc. according to respective instructions. On the other hand, the instruction read out of the device 3 is decoded at the processor through an instruction decoder circuit 5. In case the instruction is used exclusively for the processor 2, a start signal showing the start of execution of the instruction is sent to the processor 2. When the processor 1 decodes the instruction exclusively used for the processor 2, a flag 6 is given for the use of the specific register 4. With the



setting of the flag 6, the process is discontinued for an ordinary instruction using the register 4 until an instruction end signal is received from the processor 2. Then the flag 6 is reset by the end signal to restart the pocess of the ordinary instruction.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(9) 日本国特許庁 (JP)

10特許出願公開

⑩ 公開特許公報(A)

昭57—105070

⑤ Int. Cl.³G 06 F 15/169/30

識別記号

庁内整理番号 7165-5B 6745-5B ④公開 昭和57年(1982)6月30日

発明の数 1 審査請求 有

(全 3 頁)

のレジスタ干渉制御方式

願 昭55-182252

20出 願 昭55(1980)12月23日

70発 明 者 佐藤清澄

20特

川崎市中原区上小田中1015番地

富士通株式会社内

仰発 明 者 水島芳宏

川崎市中原区上小田中1015番地 富士通株式会社内

仰発 明 者 内田啓一郎

川崎市中原区上小田中1015番地

富士通株式会社内

切出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

四代 理 人 弁理士 山谷皓榮

明 淵 曾

1. 発明の名称 レジスタ干渉制御万式

2. 特許請求の範囲

主処理接触および従属処理装置を幅えた情報処理システムにおいて、従属処理装置に伝達する命令を解説する解説手段と、フラグの記録を設け、前記で無処理装置内の特定の汎用レジスタを使用するを使用するのである。該フラグがセンスタを出るである。前記のアクトでは、前記のアクトでは、前記のアクトでは、からにインターロックをかけることを特徴とするレンスターの対象のである。

8. 年明の評価な説明

本発明は従高処理装度を有する情報処理システムにおいて、 従属処理装置専用の 可令を王処連装置が処理する際、 従属処理装置が 王処理設置内の

汎用レジスタへの普込みを含めて全て完了するま
で、汎用レジスタを使用する該一般 前令のパイプ
ラインサイクルにインターロックするようにした
レジスタ干渉制御方式に関するものである。

複数の命令を同時に並行処理するパイプライン制御方式は知られている。 このような制御方式において、従属処理装置を有する主処理装置は、主記憶装置から続出された命令を解続する際、 それが従属処理装置専用の命令である場合には、 それらの命令コード、オペランドコードおよび資算レジスタの内容が従属処理設置に送られるようになっている。

しかしながら、 使来のこの種の装置においては、 複数の命令が処理される際、 その処理結果が王処 理装置内に散けられた汎用レジスタに入れられる ものであるかどうかが利らず、 かつそれらの命令 が汎用レジスタを使用する命令であるかどうか歳 別できなかつた。

本発明は上記の如き問題を解決するもので,使

減処建設世界用の命令が生 の汎用レジスタを使 用するものであるかどうかをチエツクして眩レジ スタへの入力が行なわれるべき命令である場合に は、 それを示す フラグビットを付加し、 従属処理 袋匠専用命令の送出が全て終了して主処理袋遣が 一般命令を與行する際に、上配フラグピツトがセ ツトされていると、 削記時足の汎用レジスタを使 用する一般暗台のパイプラインサイクルにインタ — ロックがかけられ, 従属処理装置によるレジスタ 使 用終了仮に一般命令の処理を再開するようにした レジスタ干歩制御方式を提供するものである。そ してこのために本発明におけるレジスタ干渉制御 万式では、主処強疲災および従属処理装置を偏え た情報処理システムにおいて、従属処理装置に伝 **並する前令を解脱する解脱手段と、フラグ配を設** け、前記促腐処理装置専用の館舎に対して、 令が前記主処理要性内の特定の汎用レジスタを使 用するものである際に前記フラク配に予め定めた フラグを付加し。 設フラグが 配入されているか否 かにしたがつて、 前記汎用レジスタを用いる他の

一般的分に N ターロックをかけることを将依とする。

図は本発明によるレジスタ干砂削御方式を実現する実施例の情報処理システムを示す。図において、1は主処建装度、2は主処建装度1と各信号、データ、および命令の送受信を行なうとともに、これらに応じた復興を行なうで進過としまり、3は主記憶をそれぞれです。主処理接度1には別用レジスタ4、命令デコーダ5の他に、本発明によりに対したが、特定の汎用レジスタ4を設けられている。このフラグ6は命令デコーダ5で解説された命令中に、特定の汎用レンスタ4を使用すべきことが認出された場合にセットされるようになっている。

このように保放された本発明の実施例の動作を 次に説明する。

促腐処埋装置 2 は主処埋装置 1 から送出された 命令を解脱して実行し、その演算結果は主記憶装

世3または目己の復興レジスタ(凶示せず)。 あ るいは主処埋装置1内の汎用レジスタ4などにそ れぞれの話台にしたがつて適宜、記憶される。一 万、主処理委庫1は主記議装置3から続出された **翁台を解説し、それが従屋礼理装置2専用の命令** である場合には、それらの站台コード、オペラン ドアドレス、あるい仏演算レジスタ(データ)の 内容と共に、それらの命令の実行開始を示す起勤 信号を证成処理装置2へ送り出す。また,近胰処 強 変 置 2 か ら 命 台 終 了 信 号 が 主 処 埋 装 置 1 へ 同 け て送られるが、政命合終了信号は一命令ととに送 出されるのでなく。処理結果が主記憶装置るおよ び王処理装置1内の汎用レジスタ4への記憶を含 めて全て於了したあとで、まとめて送出される。 · このようにして主処理装置1が従編処理装置等 用の命令を解説する際、当該命令が特定の汎用レ ジスタ4を使用するものであるときに、フラグビ ツトを付加するようにしておいて、その命令か麻 **就された家に,フラグ●●●●6をセットする。** そして近鳴処理装置専用部分の送出が全て終り。

以上述べたように、 本発明においては、 従属処理接置専用の結 守にレジスタ 普込がある場合フラグを付けることによつて汎用レジスタが 使用されるか 否かが刊定され、 一般結合のパイプラインサイクルにインターロック 制御が行ない うる効果を 委する。

`4. 这面の160年な説明

図は本発明のレンスタ干控制銀万式を実現する 情報処塩ンステムの一実施例を示す。

凶中、1 は主処理装置、2 は従属処理装置、3 は主記憶装置、4 は汎用レジスタ、5 は命令デコーダ、6 はフラグを夫々示す。

将 許 出 頭 人 易 士 通 株 式 会 社 代 理 人 并 班 士 山 谷 略 榮

